IC CoderIC Hub
返回审核报告
已通过高速接口与数据通路v3.0.0

LVDS 源同步接口助手

规划 LVDS 源同步接口采样结构、相位调整、约束和 bitslip 测试。适合高速 ADC、相机、传感器、板间互联和自定义源同步接口，重点解决“源同步接口的采样窗口很窄，约束或相位错误会导致偶发 bit 错”这类真实 FPGA 项目问题。输出 LVDS 采样结构建议、源同步约束模板和可执行的后续动作。

查看 Skill 详情
Benchmark
92
通过率
96.8%
检查项
7
风险等级
低
复核结论
可发布
自动检查
SKILL.md 格式与章节校验
通过
证据

skills/lvds-source-sync-interface/SKILL.md

  • 必需的 frontmatter 和章节已存在。
硬编码密钥扫描
通过
证据

skills/lvds-source-sync-interface

  • 未发现私钥、云密钥、token 或长通用密钥。
高风险行为扫描
通过
证据

skills/lvds-source-sync-interface

  • 未发现递归删除、云 metadata 访问、编码 shell 或未复核外传动作。
依赖声明检查
通过
证据

skills/lvds-source-sync-interface

  • 该 Skill 包未包含运行时依赖清单。
沙箱 dry-run 就绪性
通过
证据

skills/lvds-source-sync-interface

  • 该包以文档和参考资料为主，已标记为 dry-run 就绪。
Benchmark 证据完整性
通过
证据

skills/lvds-source-sync-interface/SKILL.md

  • 评分 92，等级 A-，通过率 96.8%。
人工复核门禁
通过
证据

skills/lvds-source-sync-interface/SKILL.md

  • Status is reviewed.
Benchmark 套件
格式与元数据样例

content/audit/evidence/lvds-source-sync-interface/bm-fmt.json

12/13
92%
FPGA 工作流场景样例

content/audit/evidence/lvds-source-sync-interface/bm-scenario.json

31/32
97%
安全边界样例

content/audit/evidence/lvds-source-sync-interface/bm-safety.json

12/13
92%
回归与复现样例

content/audit/evidence/lvds-source-sync-interface/bm-regression.json

5/5
100%
包盘点
包哈希
sha256:230189e9ca5fbffc
文件数
7
可执行文件
0
复核结论
可发布
复核团队
IC Hub 审核团队
复核时间
2026-06-11

已知限制与下一步

适用边界

审核结论只覆盖 Skill 包内容、安装计划和公开样例，不替代真实 FPGA 项目的上板测试、客户验收和安全审批。

账号授权接通后可开放受控下载。