ISP Bayer Pipeline 助手
为 FPGA ISP 预处理链路规划模块顺序、行缓存、位宽和验证点
发现、下载并使用经过审核的 FPGA Agent Skill,把高速采集、PCIe、Zynq、板卡调试与交付审计沉淀为通用 Skill 包;上传到 IC Coder、Codex、Claude Code、Trae、Qoder、Codebuddy 后即可进入 Agent 工作流。
精选 FPGA Skill
先覆盖高速采集、数据卡、板卡调试和高可靠交付这些高频环节。
为 FPGA ISP 预处理链路规划模块顺序、行缓存、位宽和验证点
审查 Aurora/SerialLite 应用帧格式、错误处理和链路观测点
建立 HDMI/DisplayPort 显示链路时序、像素格式和测试图案检查流程
场景入口
从项目类型进入,快速定位适合当前任务的 Skill。
适合高速网卡、光纤通信、测控传输和多板互联项目。
适合高校实验、团队培训、企业知识库、IP 文档和项目复盘。
适合机器视觉、视频采集、图像预处理、显示输出和边缘 AI 项目。
适合国产替代、跨工具链迁移、CI 回归、EDA 环境复现和工程自动化。
适合工业控制、仪器控制、边缘网关和嵌入式 FPGA 项目。
适合边缘 AI、视频分析、雷达算法、模型硬件化和 HLS 优化。
审核与安装
IC Hub 重点解决三个问题:是否适合、是否可信、是否能安全安装。
按真实项目场景组织 Skill,优先覆盖高频 FPGA 问题。
版本保留审核报告、包哈希、依赖检查和复核结论。
支持IC Coder、Codex、Trae等主流Agent
登录、下载、积分和反馈记录接入统一账号。