FPGA CI 回归看板助手
SoC 软件与工程自动化92v3.0.0
设计 FPGA CI 回归指标、流水线阶段、失败归因、趋势看板和发布门禁
CIVivadoTiming
已验证1340 次
更新于 06/11
查看详情FPGA 角色
围绕 TestBench、波形、日志和板上抓取建立可复现证据链。
设计 FPGA CI 回归指标、流水线阶段、失败归因、趋势看板和发布门禁
从 timing report 中定位 FPGA 关键路径,区分约束问题、结构问题、布局问题和工具策略问题
分析 EDA 工具日志,归类语法、IP、约束、时序、license、路径、内存和工具版本问题
为 FPGA 上板问题设计片上逻辑分析触发、采样深度、信号分组、状态机观测和复现步骤