从 timing report 中定位 FPGA 关键路径，区分约束问题、结构问题、布局问题和工具策略问题

生成和审查 FPGA 管脚、IOSTANDARD、create_clock、generated_clock、input/output delay、clock group 和约束缺口