分析 EDA 工具日志，归类语法、IP、约束、时序、license、路径、内存和工具版本问题。适合日常综合、实现、bitstream、仿真和 IP 生成问题，重点解决“FPGA 工具日志很长，真正原因常在前几百行 warning 或某个 IP 子日志里”这类真实 FPGA 项目问题。输出 日志根因摘要、修复优先级列表和可执行的后续动作。

为航天/高可靠 FPGA 项目规划单粒子效应缓解、状态回读、配置刷新、ECC/TMR 和故障注入验证。适合卫星载荷、航天测控、临近空间和高可靠科研设备，重点解决“空间 FPGA 不能只靠功能仿真，需要考虑 TMR、ECC、scrubbing、CRC、状态恢复和在轨可观测性”这类真实 FPGA 项目问题。输出 SEE 敏感点清单、缓解策略矩阵和可执行的后续动作。

结合 Wireshark、FPGA ILA/SignalTap 和主机计数器定位以太网链路、包格式、丢包和吞吐问题。适合UDP/以太网回传、网络化采集和多设备互联，重点解决“以太网调试必须把 PHY/MAC/IP/UDP/应用 payload 和主机网络栈分开看”这类真实 FPGA 项目问题。输出 抓包分析报告、链路计数器核对表和可执行的后续动作。

审查高速接口相关时序例外，判断哪些是 IP 推荐、哪些是工程假设、哪些可能隐藏真实违例。适合PCIe、Ethernet、Aurora、DDR、ADC/DAC 等高速接口项目，重点解决“高速接口 IP 往往带一堆自动约束，用户再叠加手工约束后容易掩盖真实时序风险”这类真实 FPGA 项目问题。输出 时序例外审查表、可疑约束清单和可执行的后续动作。