DDR 校准与压力测试助手
板卡调试与系统联调A4.7
鹏野嘉途鹏野嘉途v3.0.0 · 4.7 星分层定位 DDR 初始化、校准、读写、突发、仲裁、温漂和压力测试问题
DDRILA/SignalTapVivado
已验证1041 次
更新于 06/11
Skill 市场
真实项目型 FPGA Skill 目录
覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。
42 个 Skill37,443 次下载4.7 平均星级官方 / 已审核 / 可安装
推荐这些高频场景
按 FPGA 工程师最常见的问题快速进入结果页。
共匹配 6 个 Skill，第 1 / 1 页
鹏野嘉途鹏野嘉途v3.0.0 · 4.7 星EDA 日志定位助手
SoC 软件与工程自动化A+4.8
鹏野嘉途鹏野嘉途v3.0.0 · 4.8 星分析 EDA 工具日志，归类语法、IP、约束、时序、license、路径、内存和工具版本问题
VivadoQuartusGowin
已验证1317 次
更新于 06/11
FPGA CI 回归看板助手
SoC 软件与工程自动化A-4.6
鹏野嘉途鹏野嘉途v3.0.0 · 4.6 星设计 FPGA CI 回归指标、流水线阶段、失败归因、趋势看板和发布门禁
CIVivadoTiming
已验证1340 次
更新于 06/11
FPGA Timing 收敛实战助手
约束时序与资源收敛A4.7
鹏野嘉途鹏野嘉途v3.0.0 · 4.7 星从 timing report 中定位 FPGA 关键路径，区分约束问题、结构问题、布局问题和工具策略问题
TimingXDCVivado
已验证926 次
更新于 06/11
Vivado/Quartus 工程复现助手
SoC 软件与工程自动化A+4.8
鹏野嘉途鹏野嘉途v3.0.0 · 4.8 星将 Vivado/Quartus/Gowin 工程整理为可复现构建包，记录工具版本、IP 版本、路径依赖和一键构建命令
VivadoQuartusCI
已验证1294 次
更新于 06/11
XDC 管脚与时钟约束助手
约束时序与资源收敛A4.7
鹏野嘉途鹏野嘉途v3.0.0 · 4.7 星生成和审查 FPGA 管脚、IOSTANDARD、create_clock、generated_clock、input/output delay、clock group 和约束缺口
XDCTimingVivado
已验证903 次
更新于 06/11