从原理图、管脚表和外设清单中识别 FPGA 板级接口、IO bank、时钟、复位、电平和调试通道风险

制定 FPGA 新板上电和最小系统 bring-up 流程，覆盖电源、时钟、配置、JTAG、复位和外设最小验证

为 FPGA 上板问题设计片上逻辑分析触发、采样深度、信号分组、状态机观测和复现步骤

规划 FPGA 板卡产测流程、JTAG 边界连通、接口回环、自检 bitstream、测试记录和不良定位