Zynq PS-PL 划分助手
为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构
为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构
适合这些高频工程问题：
- Zynq、Zynq UltraScale+、国产 SoC FPGA 项目。
- 决定哪些功能放 PL，哪些放 PS/Linux/裸机，哪些通过 AXI DMA 或寄存器控制。
先准备这些输入，再让 Skill 输出结论：
- 功能模块列表。
- 实时性和吞吐要求。
面向 方案定义与器件选型 环节输出可复核、可交付的工程结论，减少资料整理、风险归因和交付沟通时间。
- PS-PL 职责划分表：包含来源、结论、可信度、负责人、更新时间和下游影响。
- AXI 与 DDR 访问规划：包含来源、结论、可信度、负责人、更新时间和下游影响。
这些内容必须由工程负责人确认：
- 禁止编造 FPGA 器件、管脚、IP 参数、时钟、约束、寄存器、报告或工具结果。
- 禁止为了让报告好看而隐藏 timing violation、CDC/RDC 风险、未约束路径、链路误码、丢包、上板失败或测试缺口。
完整 SKILL.md 正文和下载包需要授权
公开页只展示摘要和审核信息；登录并确认许可后，可获取限时签名下载链接。
先判断适不适合，再安装
公开预览只保留用途、输入、输出和注意事项。完整 SKILL.md 与下载包需登录授权后查看。
适用场景
什么时候用，解决哪类 FPGA 工程问题。
当用户正在处理方案定义与器件选型阶段，并且需要为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构时使用本 Skill。
这个 Skill 面向真实 FPGA 项目，不是泛化聊天提示词。它更适合项目工程师、板卡工程师、算法工程师、驱动工程师和项目负责人共同使用，用来把碎片化资料整理成可以评审、可以验证、可以交付的工程产物。
怎么用好
调用前要准备哪些资料，怎样把问题说清楚。
输入资料按“必须、建议、可选”三层收集。资料不足时先列缺口，不要把猜测写成事实。
必须输入
输出结果
会产出哪些可复核的结论、清单或交付物。
默认输出以下交付物。文件名可以按项目规范调整，但字段不要随意删减。
- PS-PL 职责划分表：包含来源、结论、可信度、负责人、更新时间和下游影响。
- AXI 与 DDR 访问规划：包含来源、结论、可信度、负责人、更新时间和下游影响。
- 软件联调清单：包含来源、结论、可信度、负责人、更新时间和下游影响。
handoff.md：面向人工评审和下游 Skill 的简版交接包。evidence_index.md：记录输入版本、证据来源、假设、排除项和未决问题。action_plan.md：列出推荐动作、优先级、验证方法、回退策略和关门标准。
注意事项
哪些动作必须人工确认，避免误用。
- 禁止编造 FPGA 器件、管脚、IP 参数、时钟、约束、寄存器、报告或工具结果。
- 禁止为了让报告好看而隐藏 timing violation、CDC/RDC 风险、未约束路径、链路误码、丢包、上板失败或测试缺口。
- 禁止自动执行会修改工程、删除文件、上传数据、烧录 bitstream、改写密钥或改变 EDA 环境的动作。
- 不要把客户项目路径、账号、license server、内部源码、完整私有日志、bitstream、密钥或敏感型号原样放到公开输出。
- Do not provide guidance for weaponization, targeting, evasion, or harmful use. 对航空
Benchmark
54/56 cases passed，等级 A。
安全扫描
format-check / secret-scan / dangerous-behavior / dependency-inventory / iccoder-compat / human-review
版本
v3.0.0，更新于 2026-06-11
IC Hub 为每个 Skill 版本保留格式校验、依赖检查、风险扫描、Benchmark 和人工复核证据。
该 Skill 提供 Codex、Claude Code、Cursor 和 MCP 安装计划。安装前可先 dry-run 检查路径与写入范围，下载包由签名链接授权。
pnpm ichub install ps-pl-partition-planner --agent codex --scope user --dry-run
pnpm ichub install ps-pl-partition-planner --agent codex --scope user
- 格式
- Skill directory
- 目标路径
- user: ~/.agents/skills/ps-pl-partition-plannerproject: .agents/skills/ps-pl-partition-planner
- 1读取本地 skills/ 目录并校验 SKILL.md 元数据。
- 2复制 Skill 目录到 Codex Agent Skills 目标路径。
- 3保留 references、scripts、assets 等随包资源，便于 Codex 按描述自动触发。
- 4该 Skill 已通过当前静态审核门禁；安装前仍建议核对版本和 SHA256。
兼容旧版 Codex Desktop 的 .codex/skills 路径可用 CLI 的 --agent codex-legacy 兜底。
安装前先看包结构
公开预览展示 SKILL.md、模板和审核契约摘要；脚本和完整资源需要登录授权后随包下载。
路径根目录：skills/ps-pl-partition-planner。公开预览用于评估适用性，不替代完整包验收。
interface: display_name: "Zynq PS-PL 划分助手" short_description: "为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构。
Zynq PS-PL 划分助手 产物契约 适用 Skill：ps-pl-partition-planner 定位：为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构。
Zynq PS-PL 划分助手 审查清单 适用 Skill：ps-pl-partition-planner 发布前检查 [ ] 实时路径不依赖不确定 Linux 调度。
Zynq PS-PL 划分助手 交接包 任务边界 项目/模块： FPGA 平台/器件： 当前阶段： 本次处理范围： 不处理范围： 应用上下文 行业场景： 目标接口： 目标工具链： 交付对象： 输入清单 | 输入 | 版本/路径 | 可信度 | 缺口 | | --- | --- | --- | --- | 关键结论 1. 2. 3. 风险与阻断项 | 风险 | 等级 | 证据 | 负责人 | 关门标准 | | --- | --- | --。
--- name: ps-pl-partition-planner title: Zynq PS-PL 划分助手 description: >- 为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构。
帮助这个 Skill 变得更好用
你可以提交使用问题、缺失场景、质量建议和兼容性反馈。公开反馈会展示在 Skill 页面，私有反馈只对提交者和 IC Hub 服务团队可见。
公开反馈
0 条相关 Skill
按同类场景、标签和审核分数推荐，方便继续拆分项目问题。
- 通过当前格式校验、安全扫描、依赖校验和 Benchmark 记录。
- 同步 Skill metadata、安装说明和下载包审计信息。
sha256:11d645df4a0d0f10
- 补齐使用边界与合规说明。
- 增加 IC Coder 官方维护标识和兼容 Agent 标记。
sha256:bcee8e9d
- 首次进入静态 registry。
- 完成基础摘要、标签、分类和公开元数据整理。
sha256:bcee8e9e