规划 FPGA AI 加速器的算子划分、量化、缓存复用、DDR 访问、AXI 控制和精度/吞吐验证

规划超声多通道 FPGA 波束形成链路的通道同步、延时表、权重、定点位宽、DDR/PCIe 输出和验证数据