Skill 市场

真实项目型 FPGA Skill 目录

覆盖高速采集、PCIe DMA、10G Ethernet、Zynq、DDR、板卡调试与交付合规。

目录规模
100+ 个 Skill

按真实 FPGA 场景整理

累计下载
1w+ 次

下载记录可追溯

质量评分
4.7 平均星级

来自审核与样例门禁

发布状态
官方 / 已审核 / 可使用

授权下载与 Agent 上传

历史搜索

当前浏览器会保留最近输入,方便回到常用场景。

推荐这些高频场景

按 FPGA 工程师最常见的问题快速进入结果页。

不知道怎么选?

共匹配 133 个 Skill,第 6 / 6 页

加入批量

SATA/NVMe 存储链路评估助手

方案定义与器件选型4.7
鹏野嘉途v3.0.0

评估 FPGA 数据到 SATA/NVMe 存储链路的带宽、缓存、完整性和风险

NVMePCIeDDR
已验证67
更新于 06/11
详情
加入批量

SDR 帧同步载波恢复助手

算法建模与仿真验证4.8
鹏野嘉途v3.0.0

规划 SDR 帧同步和载波恢复 FPGA 实现边界、观测信号和验证向量

SDRRF雷达信号
已验证81
更新于 06/11
详情
加入批量

SDR/RFSoC 前端链路助手

算法建模与仿真验证4.8
鹏野嘉途v3.0.0

规划 SDR/RFSoC 前端采样、频率规划、IQ 格式、DDC/DUC、滤波、时钟同步和软件配置检查

RFSoCSDRAD/DA
已验证86
更新于 06/11
详情
加入批量

SEE Scrubbing 策略助手

高可靠与交付合规4.8
鹏野嘉途v3.0.0

为高可靠 FPGA 系统制定 SEE 缓解和 scrubbing 策略,不触及敏感用途细节

SEE航空航天高可靠
已验证70
更新于 06/11
详情
加入批量

SerDes/Aurora 光纤链路助手

高速接口与数据通路4.7
鹏野嘉途v3.0.0

规划高速收发器参考时钟、复位时序、lane bonding、帧格式、CRC、误码计数和链路恢复策略

SerDesAurora高可靠
已验证106
更新于 06/11
详情
加入批量

TestBench Scoreboard 助手

算法建模与仿真验证4.8
鹏野嘉途v3.0.0

根据 DUT 接口、协议和参考模型规划自检 testbench、scoreboard 和结果判定规则

Scoreboard覆盖率形式验证
已验证74
更新于 06/11
详情
加入批量

USB3/Type-C 桥接评估助手

方案定义与器件选型4.6
鹏野嘉途v3.0.0

评估 FPGA 到 USB3/Type-C 桥接方案可行性、风险和测试路径

USB3DMAFPGA
已验证72
更新于 06/11
详情
加入批量

Vivado BD 系统审查助手

方案定义与器件选型4.7
鹏野嘉途v3.0.0

从 BD Tcl、IP 参数和地址分配中识别系统集成风险,给出修复顺序

VivadoZynqAXI
已验证117
更新于 06/11
详情
加入批量

Vivado/Quartus 工程复现助手

SoC 软件与工程自动化4.8
鹏野嘉途v3.0.0

将 Vivado/Quartus/Gowin 工程整理为可复现构建包,记录工具版本、IP 版本、路径依赖和一键构建命令

VivadoQuartusCI
已验证80
更新于 06/11
详情
加入批量

XDC 管脚与时钟约束助手

约束时序与资源收敛4.7
鹏野嘉途v3.0.0

生成和审查 FPGA 管脚、IOSTANDARD、create_clock、generated_clock、input/output delay、clock group 和约束缺口

XDCTimingVivado
已验证73
更新于 06/11
详情
加入批量

XDC/SDC 跨工具约束助手

约束时序与资源收敛4.6
鹏野嘉途v3.0.0

审查 XDC/SDC 约束跨工具迁移语义,标记需要人工确认的时序例外

XDCTiming国产迁移
已验证100
更新于 06/11
详情
加入批量

Zynq DMA 驱动联调助手

SoC 软件与工程自动化4.6
鹏野嘉途v3.0.0

整理 Zynq DMA 从 PL 到 Linux 驱动和应用的完整联调路径,识别缓存、中断和设备树风险

ZynqDMALinux
已验证102
更新于 06/11
详情
加入批量

Zynq PS-PL 划分助手

方案定义与器件选型4.7
鹏野嘉途v3.0.0

为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责,形成可实现的数据与控制架构

ZynqAXILinux
已验证118
更新于 06/11
详情