规划高速 AD/DA 的采样时钟、数据对齐、FIFO 缓冲、触发时间戳、DDR/DMA 带宽和丢点检测

评估目标 FPGA 器件、核心板或开发板对接口、带宽、资源、温度、供货、工具链和量产成本的适配度

按模块估算 FPGA 资源、片上缓存、DDR 带宽、外设吞吐和时钟频率，提前发现器件瓶颈

规划 PCIe endpoint、BAR、MSI/MSI-X、中断、DMA 描述符、环形缓冲、主机驱动和吞吐测试

为 SoC FPGA 项目划分 PS、PL、DMA、DDR、驱动和应用软件职责，形成可实现的数据与控制架构